多層PCB是電子產(chǎn)品組件中最關(guān)鍵的部件。一旦它失效，整個(gè)系統(tǒng)就會(huì)失效！PCB是一個(gè)非?；镜钠骷?，以至于我們常常忘了它如同其他所有元件一樣，需要遵守技術(shù)規(guī)范要求以實(shí)現(xiàn)產(chǎn)品的最佳性能。

疊層規(guī)劃涉及精心選擇材料和傳輸線參數(shù)，以避免阻抗不連續(xù)、信號(hào)耦合、無意形成的返回路徑、高AC阻抗和過多的電磁輻射等問題。制造多層PCB時(shí)所用的材料可吸收較高的頻率并降低邊沿速率，因此需要更嚴(yán)格地審查材料的選擇。確保正確地設(shè)定疊層及適當(dāng)?shù)淖杩梗菍?shí)現(xiàn)產(chǎn)品穩(wěn)定性能的良好基礎(chǔ)。

20世紀(jì)80年代，我和我的同事當(dāng)時(shí)正在設(shè)計(jì)當(dāng)時(shí)相對(duì)高速的寬帶通訊產(chǎn)品（圖1）。我們知道數(shù)字傳輸線的阻抗需要介于50歐姆~60歐姆之間，但無法確定準(zhǔn)確值。1990年4月IPC-D-317出版，這是第一份“高速電子技術(shù)封裝設(shè)計(jì)導(dǎo)則”指南，其中包括了傳輸線方程式。可問題得到解決了嗎？

我的科學(xué)計(jì)算器在敲入冗長的方程式數(shù)值后似乎并不總是得到一樣的數(shù)值。就像之前一樣，我感到很沮喪，直到1995年我創(chuàng)建了一個(gè)計(jì)算多層結(jié)構(gòu)阻抗的在線計(jì)算器，它可簡化計(jì)算過程，且每個(gè)人都能用。該工具以IPC-D-317標(biāo)準(zhǔn)（現(xiàn)在為IPC-2251）閉環(huán)方程式為基礎(chǔ)，實(shí)際上得到的結(jié)果只是個(gè)近似值，但在當(dāng)時(shí)確實(shí)已經(jīng)是“最佳猜測(cè)”（最接近真實(shí)結(jié)果的數(shù)值）了。約5年后，出現(xiàn)了場(chǎng)解算器，但對(duì)于一般客戶而言太貴了。

免費(fèi)在線工具固然好用，但為了獲得一些回報(bào)，我在2010年將方程式導(dǎo)入了Windows應(yīng)用中，創(chuàng)建了“疊層規(guī)劃器”術(shù)語，并不斷擴(kuò)展其功能。之后，在iCD疊層規(guī)劃器中又集成了2D邊界要素法（Boundary Element Method ，簡稱BEM）場(chǎng)解算器，實(shí)現(xiàn)了行業(yè)領(lǐng)先的精度。iCD繼續(xù)專為PCB設(shè)計(jì)師開發(fā)帶有高速設(shè)計(jì)功能的應(yīng)用，其中包括iCD PDN規(guī)劃器、iCD共面波導(dǎo)規(guī)劃器和最近推出的iCD材料規(guī)劃器軟件。

設(shè)計(jì)技術(shù)不斷變化，目前的高速疊層設(shè)計(jì)最佳方法如下：

1、將GND/PWR面緊密耦合在第2和第3層上，以及從下往上數(shù)的第2和第3層上（圖2）。這樣可降低PDN的AC阻抗，并為器件提供低電感功率。

2、使用混合了信號(hào)/平面敷銅層的兩個(gè)帶狀線隔離關(guān)鍵信號(hào)，控制電磁場(chǎng)。

圖3中，同一帶狀線層上采用了3種技術(shù)，通過在其中一個(gè)信號(hào)層上結(jié)合使用敷銅來實(shí)現(xiàn)。可修改走線寬度和間距來微調(diào)阻抗。

這種結(jié)構(gòu)有多種優(yōu)勢(shì)：

• 這種結(jié)構(gòu)隔離了關(guān)鍵信號(hào)，在復(fù)雜設(shè)計(jì)中可容納所有必要電源；

• 使用DDR電源和GND作為參考平面，可以在不同區(qū)域布線DDR3/4數(shù)據(jù)或地址總線；

• 對(duì)于非關(guān)鍵數(shù)字信號(hào)，相鄰信號(hào)走線應(yīng)該以正交的形式布線，以避免串?dāng)_；

• 緊密耦合信號(hào)層和參考平面，以減少串?dāng)_和輻射。

讀完所有以上文章后，一定對(duì)疊層和材料規(guī)劃有全面深入的了解。但是優(yōu)秀疊層設(shè)計(jì)的關(guān)鍵是什么呢？

A.場(chǎng)解算器的精度

如上文所述，閉環(huán)方程式實(shí)際上只能得到近似值?？梢栽诘皖l率和非關(guān)鍵性設(shè)計(jì)上使用近似值，但并不適用于如今的高速環(huán)境。特別是對(duì)兩個(gè)不對(duì)稱的帶狀線結(jié)構(gòu)，這些方程式尤其不適用。

優(yōu)化PCB疊層的必要工具中，最主要的是2D場(chǎng)解算器（見圖4）。該工具可用于預(yù)測(cè)所有拓?fù)浣Y(jié)構(gòu)的特性阻抗、邊緣耦合和側(cè)面耦合差分阻抗，包括微帶線、帶狀線和雙帶狀線。除了準(zhǔn)確性之外，另一個(gè)優(yōu)勢(shì)在于能囊括二級(jí)效應(yīng)，例如走線厚度，以及空氣、阻焊層和多個(gè)相鄰半固化片介質(zhì)的影響。在疊層設(shè)計(jì)中，3D場(chǎng)解算器并不會(huì)比2D場(chǎng)解算器更準(zhǔn)確?；ミB結(jié)構(gòu)有均勻的剖面時(shí)，2D場(chǎng)解算器會(huì)更精準(zhǔn)、更迅速、更易用。

更具體地講，iCD絕緣材料庫中現(xiàn)在有700多個(gè)系列的剛性和撓性介質(zhì)材料，可供選擇的制造商有60多家。為目標(biāo)應(yīng)用選擇了適當(dāng)?shù)牟牧虾?，制造出的PCB不僅成本最低，同時(shí)還能滿足項(xiàng)目的設(shè)計(jì)及性能目標(biāo)。為一個(gè)應(yīng)用選擇最佳材料通常是一個(gè)很煩瑣的任務(wù)。但如果采用適當(dāng)?shù)墓ぞ撸湍苎杆俚貙?duì)大量的選擇進(jìn)行排序后做出明智的決策。

一般情況下，在首次計(jì)算載板阻抗時(shí)，會(huì)以虛擬材料為基礎(chǔ)。換句話說，通常選擇大致的數(shù)值來表示介電常數(shù)、介質(zhì)厚度、走線厚度和寬度等屬性，以此為基礎(chǔ)確立解決方案。但這些并不是制造商真正生產(chǎn)時(shí)所使用材料的實(shí)際屬性。一旦數(shù)值錯(cuò)誤，使用場(chǎng)解算器也是沒意義的。

一旦確定了大致正確的虛擬材料數(shù)值，就可根據(jù)合適的運(yùn)行頻率來選擇材料。選擇常用材料可以最高增加5%的精度。顯然，應(yīng)選擇市面上價(jià)格合理的產(chǎn)品。圖5所示是一家制造商常備的低損耗絕緣體介質(zhì)，很明顯能看出來哪種材料最好。

B.并用多項(xiàng)技術(shù)

iCD疊層規(guī)劃器是首款能用場(chǎng)解算器計(jì)算每層上多個(gè)差分對(duì)定義的阻抗控制工具。也就是說，可以在同一層上并行使用50/100 歐姆Digital差分阻抗、40/80 歐姆 DDR3/4和90 歐姆 USB等（見圖6）。

這一技術(shù)非常重要，因?yàn)閱螁问褂?0歐姆單端阻抗已經(jīng)極其罕見了。一般來說，很多不同的單端阻抗和差分阻抗必須在基板上共用層。

C.與EDA軟件的無縫集成

對(duì)于PCB設(shè)計(jì)師而言，將阻抗變量和材料屬性轉(zhuǎn)移到EDA 工具中也同樣重要。在項(xiàng)目早期就規(guī)劃PCB疊層結(jié)構(gòu)可以避免不必要的重復(fù)工作，并通過提升可制造性和電氣性能來優(yōu)化成本。有太多設(shè)計(jì)師不去規(guī)劃疊層設(shè)計(jì)，但對(duì)于PCB制造商而言，這一部分工作對(duì)于信號(hào)完整性和電源完整性是非常重要的。在原理圖獲取階段就應(yīng)該創(chuàng)建疊層，并且貫穿整個(gè)項(xiàng)目直到交付CAM成果。這樣做可以避免在項(xiàng)目收尾時(shí)更改設(shè)計(jì)導(dǎo)致大量成本浪費(fèi)。

做好疊層規(guī)劃可以使用戶迅速找到基板尺寸和材料參數(shù)的替代方案，從而迅速評(píng)估材料對(duì)產(chǎn)品性能的影響。適當(dāng)?shù)寞B層方案可以減少串?dāng)_、抑制EMI，確保信號(hào)在目標(biāo)環(huán)境中保持穩(wěn)定。